



(54) DIELECTRIC RESONATOR

(11) 5-145302 (A) (43) 11.6.1993 (19) JP
(21) Appl. No. 3-303366 (22) 19.11.1991
(71) MURATA MFG CO LTD (72) YASUO YAMADA(2)
(51) Int. Cl. H01P1/205, H01P1/203

PURPOSE: To polarize many of stages of the dielectric resonators without adding a special component by providing a coupling electrode in capacitive coupling with plural resonance electrodes on a part in an earth electrode forming area.

CONSTITUTION: Dielectric boards 1, 2 are overlapped and adhered to form a comb-line 4-stage band pass filters. A signal input/output electrode 6b is capacitively-coupled to a position around the open ends of a resonance electrode 3b and an electrode 6a are capacitively-coupled in the vicinity of the openings of resonance electrodes 3a, 3b respectively. The signal input output electrode 6b is extended up to the vicinity a face opposite to the resonance electrode 3b to allow the electrode 6a act like a coupling electrode. That is, the resonance electrodes 3a, 3b are capacitively-coupled via the electrode 6a. Thus, polarization is attained by having only to separate a part of the forming area of earth electrodes 4, 5 as a coupling electrode and the characteristic is improved without needing a special component for the purpose.



特開平5-145302

(43) 公開日 平成5年(1993)6月11日

(51) Int.Cl. ⁵	識別記号	庁内整理番号	F I	技術表示箇所
H 0 1 P	1/205	K		
	1/203			
	1/205	B		
		A		

審査請求 未請求 請求項の数2(全10頁)

(21) 出願番号 特願平3-303366

(22) 出願日 平成3年(1991)11月19日

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 山田 康雄

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(72) 発明者 毛利 久志

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(72) 発明者 北市 幸裕

京都府長岡京市天神二丁目26番10号 株式

会社村田製作所内

(74) 代理人 弁理士 小森 久夫


(54) 【発明の名称】 誘電体共振器

(57) 【要約】

【目的】特別な部品を付加することなく、誘電体共振器を有極化する。

【構成】内導体形成孔8a～8d内に内導体を形成し、誘電体ブロックの外面に外導体7を設け、外導体形成領域内の一部に信号入出力電極6a、6bを設ける。その際、信号入出力電極6bは内導体形成孔8d内の内導体だけでなく、内導体形成孔8c内の内導体とも容量結合する。

【効果】アース電極形成領域内の一部に複数の共振電極と容量結合する結合電極を設けたことにより、多段の誘電体共振器が有極化され、例えば高域および/または低域に減衰極を有する帯域通過フィルタとして用いることができる。



【特許請求の範囲】

【請求項1】複数の共振電極を配列し、これらの共振電極とアース電極間に誘電体を介在させた誘電体共振器において、複数の共振電極と容量結合する結合電極をアース電極形成領域内の一部に設けたことを特徴とする誘電体共振器。

【請求項2】信号入出力電極を前記結合電極に兼用したことを特徴とする請求項1記載の誘電体共振器。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、誘電体基板または誘電体ブロックにアース電極と共振電極を形成してなる誘電体共振器に関する。

【0002】

【従来の技術】誘電体ブロックの内部に共振電極（内導体）を形成し、誘電体ブロックの外面にアース電極（外導体）を形成した誘電体共振器や、誘電体基板の表面に共振電極（ストリップライン）を形成し、対向面にアース電極を形成した誘電体共振器が、例えばマイクロ波帯における帯域通過フィルタ等として用いられている。

【0003】図26および図27に、2枚の誘電体基板を貼り合わせてなる従来の誘電体共振器の例を示す。

【0004】図26は誘電体共振器の分解斜視図である。図26において1、2はそれぞれ誘電体基板である。誘電体基板1の第1主面（図における上面）には4本の共振電極3a、3b、3c、3dを設け、誘電体基板1の第1主面から側面を介して第2主面にかけて信号入出力電極6a、6bを形成している。また、信号入出力電極形成部を除く4側面および第2主面（図における裏面）にアース電極4を形成している。誘電体基板2の第2主面（図における表面）および4側面には、信号入出力電極6a、6bの近傍を除いてアース電極5を形成している。

【0005】図27は図26に示した誘電体基板1を上にした誘電体共振器の斜視図である。このように図26に示した2枚の誘電体基板1、2を重ね合わせて接合することによって4段の帯域通過フィルタとして作用する誘電体共振器を構成する。

【0006】

【発明が解決しようとする課題】ところで、マイクロ波帯における送受信共用器には送信フィルタと受信フィルタが設けられ、受信フィルタとしては、受信帯域の減衰量が小さく且つ送信帯域の減衰量が充分大きな特性が要求される。

【0007】一般に帯域通過フィルタは、通過帯域幅より離れた帯域で所定の減衰量が得られるようにしなければならず、そのために有効な方法として、減衰域に極をもたせること（以下有極化という。）が有効である。ところが、図26および図27に示した構造の誘電体共振器では、1段以上の共振器をとばしてその前後の共振器同士を直接電磁界結合させることはできず、有極化できなかった。なお、共振電極を図26に示したように2枚の誘電体基板内に閉鎖しないで、例えば断面円形の共振電極形成孔を誘電体内に設け、その内面に共振電極を設けるとともに、共振電極形成孔に結合用の端子を外部から挿入し、所定の段の共振器間を結合させることによって有極化が可能であるが、共振器間を直接結合させるための特別な部品が必要となり、例えば基板上に表面実装するタイプの誘電体共振器には適さない。

10

【0008】この発明の目的は、特別な部品を付加することなく有極化を可能とした誘電体共振器を提供することにある。

【0009】この発明の他の目的は、減衰極を有して基板表面に表面実装する共振器フィルタに適する誘電体共振器を提供することにある。

【0010】

【課題を解決するための手段】この発明の請求項1に係る誘電体共振器は、複数の共振電極を配列し、これらの共振電極とアース電極間に誘電体を介在させた誘電体共振器において、複数の共振電極と容量結合する結合電極をアース電極形成領域内の一部に設けたことを特徴とする。

【0011】また、請求項2に係る誘電体共振器は、信号入出力電極を前記結合電極に兼用としたことを特徴とする。

【0012】

【作用】請求項1記載の誘電体共振器では、結合電極がアース電極形成領域内の一部に設けられ、この結合電極が複数の共振電極と容量結合する。従って、その複数の共振電極は容量を介して結合されることになる。例えば3段以上の帯域通過フィルタにおいて、第1段と第2段の共振電極間を結合電極を介して容量結合させることによって、通過帯域の高域側に減衰極が形成される。また、例えば5段の帯域通過フィルタにおいて、第2段と第4段の共振電極間を結合電極を介して容量結合させれば、通過帯域の低域側に減衰極が形成される。

【0013】このように、アース電極の形成領域内の一部を結合電極として分離するだけで有極化を行うことができ、有極化のための特別な部品を必要とせず、特性の改善を図ることができる。

【0014】請求項2記載の誘電体共振器では、信号入出力電極が結合電極としても使用されるため、結合電極を兼ねる信号入出力電極をアース電極形成内の一部に設けるだけで有極化を行うことができる。通常、信号入出力電極は初段の共振電極および最終段の共振電極と結合されるため、例えば、初段と次段の共振電極間を信号入出力電極で容量結合させること、または最終段とその手前の共振電極間を信号入出力電極で容量結合させることができ、これにより高域側に減衰極を有する帯域通過フ

40

50

フィルタが得られる。

【0015】

【実施例】〈第1の実施例〉この発明の第1の実施例に係る4段帯域通過フィルタの構成および特性を図1～図6に示す。

【0016】図1はフィルタの分解斜視図である。図1において1、2はそれぞれ誘電体基板である。誘電体基板1の第1主面（図における上面）には4つの共振電極3a、3b、3c、3dを設け、誘電体基板1の互に対向する2つの側面から第2主面（図における下面）にかけて2つの信号入出力電極を形成している。同図における6aは一方の側面に現れる信号入出力電極である。これらの信号入出力電極の形成領域を除いて、誘電体基板1の4側面と第2主面にアース電極4を形成している。一方、誘電体基板2の第1主面（図における下面）には電極を形成せず、誘電体基板1側の信号入出力電極形成部付近を除いて、4側面および第2主面（図における上面）にアース電極5を形成している。

【0017】図2は図1に示した誘電体基板1を上にしたフィルタの斜視図であり、図1に示した2枚の誘電体基板1、2を重ね合わせて接合することによりコムライン型の4段帯域通過フィルタが得られる。図2において信号入出力電極6bは図1に示した共振電極3dの開放端付近と容量結合する。また信号入出力電極6aは図1に示した共振電極3a、3bのそれぞれ開放端付近と容量結合する。

【0018】図3は図2における信号入出力電極を通る垂直断面図である。ただし図面の明瞭化のためハッチングは省略している（以降参照する他の断面図においても同様）。このように信号入出力電極6aを共振電極3bの対向面付近にまで延長したことにより、この電極6aが結合電極として作用する。すなわち電極6aを介して共振電極3aと3b間は容量結合することになる。

【0019】図4および図5は上記フィルタの等価回路図である。図4においてRa～Rdは図1および図3に示した共振電極3a～3dによる共振器、Ca、CbおよびCdは図3に示した各共振電極と信号入出力電極間に生じる容量である。図4に示した等価回路において、共振器Ra～Rb間の結合容量と共振電極と信号入出力電極間に形成される容量CaおよびCb部分を Δ -Y変換すれば図5に示すような等価回路となる。このようにして共振器Raと誘導リアクタンスL1との直列共振により高域側に減衰極が生じる。

【0020】図6は上記フィルタの減衰特性図である。図6においてPは減衰極である。このように通過帯域幅の高域側に減衰極が生じることにより、通過帯域幅の高域側を急峻に遮断することができ、例えばこの帯域通過フィルタを受信フィルタとして用い、減衰極の周波数を送信周波数帯域の低域側に一致させることによって送信信号帯域を充分抑圧することができる。

【0021】〈第2の実施例〉次に、インターディジタル型4段帯域通過フィルタの構成を図7～図10に示す。

【0022】図7はフィルタの分解斜視図である。図7において1、2はそれぞれ誘電体基板である。誘電体基板1の第1主面（図における上面）には4つの共振電極3a～3dを設け、互に対向する2つの側面から第2主面（図における下面）にかけて信号入出力電極6a、6bを設けている。さらにこの信号入出力電極6a、6bの形成領域を除く基板の4側面および第2主面にアース電極4を形成している。一方、誘電体基板2の第1主面（図における下面）には電極を設けず、誘電体基板1側の信号入出力電極に近接する部分を除いて4側面および第2主面（図における上面）にアース電極5を形成している。

【0023】図8はフィルタの斜視図である。このように図7に示した2枚の誘電体基板1、2を重ね合わせて接合することによってインターディジタル型4段帯域通過フィルタが得られる。図8において信号入出力電極6bは図7に示した共振電極3dと誘導結合する。図8の信号入出力電極6aは共振電極3bの開放端付近にまで延長しているため、図7の共振電極3aと誘導結合するとともに、共振電極3bと容量結合する。

【0024】図9は図8における信号入出力電極6aを通る垂直断面図である。このように信号入出力電極6aは2段目の共振電極3bとの間で容量Cbが生じ容量結合する。

【0025】図10は上記フィルタの等価回路図である。図10においてRa～Rdは図7および図9に示した共振電極3a～3dによる共振器である。このように2段目の共振器が容量Cbを介して信号入出力端子に結合されるため、第1の実施例の場合と同様に高域側に減衰極が生じる。

【0026】〈第3の実施例〉次に、誘電体ブロックを用いた一体型のコムライン型4段帯域通過フィルタの構成を図11および図12に示す。

【0027】図11はフィルタの斜視図である。図11において8a～8dは内導体形成孔である。これらの内導体形成孔8a～8d内にはそれぞれコムライン型内導体を形成している。誘電体ブロックの外表面の一部には信号入出力電極6a、6bを設け、この信号入出力電極の形成領域を除いて、誘電体ブロックの外面に外導体7を形成している。

【0028】図12は図11における信号入出力電極を通る垂直断面図である。図12において3a～3dは図11に示した内導体形成孔8a～8dの内面に形成した内導体である。信号入出力電極6aは内導体3aの開放端付近と容量結合し、信号入出力電極6bは内導体3cおよび3dの開放端付近とそれぞれ容量結合する。この

実施例と同様に高域側に減衰極が生じる。

【0029】〈第4の実施例〉次に、誘電体ブロックを用いた一体型のコムライン型4段帯域通過フィルタの構成を図13および図14に示す。

【0030】図13はフィルタの斜視図である。図11に示した例と異なる点は、信号入出力電極6bだけでなく、6aも結合電極に兼用したことである。

【0031】図14はその等価回路図である。図14においてRa~Rdは内導体形成孔8a~8d内に設けた内導体による共振器である。Ca、Cbは共振器Ra、Rbと信号入出力電極6a間に形成される容量、Cc、Cdは共振器Rc、Rdと信号入出力電極6b間に形成される容量である。このようにすることによって、通過帯域幅の高域側に2つの減衰極が生じる。

【0032】〈第5の実施例〉次に、誘電体ブロックを用いた一体型のインターディジタル型4段帯域通過フィルタの構成を図15および図16に示す。

【0033】図15はフィルタの斜視図である。図15において8a~8dは誘電体ブロックに設けた内導体形成孔であり、その内面にインターディジタル型に内導体を形成している。また、誘電体ブロックの外表面の所定領域には信号入出力電極6a、6bを形成している。

【0034】図16は信号入出力電極と内導体との位置関係を示す概略平面図である。図16において3a~3dはそれぞれ内導体であり、インターディジタル型に配置している。信号入出力電極6aは内導体3aの開放端付近と容量結合する。また、信号入出力端子6bは内導体3cの開放端付近および内導体3dの開放端付近とそれぞれ容量結合する。この構造によって、コムライン型の例として図11に示したフィルタと同様に高域側に減衰極を有する帯域通過フィルタとして機能する。

【0035】〈第6の実施例〉次に、2枚の誘電体基板を組み合わせる断面円形の複数の内導体を有する帯域通過フィルタの構成を図17~図21に示す。

【0036】図17はフィルタの分解斜視図である。図17において1、2はそれぞれ誘電体基板である。誘電体基板1の第1主面（図における上面）には断面半円形状の5条の溝を設け、その内面にそれぞれ内導体3a~3eを形成している。また、誘電体基板1の互いに対向する2側面には信号入出力電極を設けている。6bは1側面に現れた信号入出力電極である。これらの信号入出力電極形成領域を除いて、誘電体基板1の4側面および第2主面（図における下面）に外導体4を形成している。一方、誘電体基板2の第1主面（図における下面）には、同様の断面半円形状の5条の溝を設けるとともに、その内面に内導体を形成している。誘電体基板2の第2主面（図における上面）の所定領域に、結合電極9を形成している。さらにこの結合電極形成領域を除いて基板の4側面および第2主面に外導体5を形成している。

【0037】図18はフィルタの斜視図に図17に示した2枚の誘電体基板することにより、断面円形の内導体形成を構成する。

【0038】図19は内導体と結合電極を示す概略平面図である。図19において18に示した内導体形成孔10a~10cはコムライン型に形成した内導体である。同様に内導体3bと3dの開放端付近はそれぞれ容量結合する。

【0039】図20は上記フィルタの断面図である。ここでRa~Reは図17および図19により構成される共振器Ca、Cb、Cc、Cdは図19に示した内導体3b、3dにそれぞれ形成される容量、Ca、Ccは信号入出力電極6a間および内導体3eと6b間に形成される容量である。この帯域通過フィルタのうち第2段と第4段間ため、図21に示すように通過帯域幅の

【0040】〈第7の実施例〉次に2枚の誘電体基板を組み合わせる断面円形の複数の内導体を有するインターディジタル型帯域通過フィルタの例を図22に示す。

【0041】図22はフィルタの分解斜視図に図17に示した例と異なる点は、インターディジタル型に配置した内導体3a~3eの配置と、第2段と第4段間を容量結合するための結合電極9の配置で示す2枚の誘電体基板を重ね合わせて接合して図23に示すフィルタを構成する。

【0042】図24は図23に示したフィルタと結合電極との位置関係を示す概略平面図のように、内導体3bおよび3dの開放端とにそれぞれ容量が生じる。この構成によつて実施例の場合と同様に、低域側に減衰極が生じる。

【0043】〈第8の実施例〉次に、結合出力電極と同一面側に形成した例を図25に示す。図18に示した例と異なる点は、電極6a、6bを誘電体基板2側に設けたこのようにして基板に対する実装面側に結合電極を設けてもよい。

【0044】

【発明の効果】この発明によれば、特別なことなく誘電体共振器を有極化することができ、帯域通過フィルタにおいては、高域側および低域側に減衰極を設けて不要帯域の信号を充分に低減することができる。また、信号入出力電極を2段または最終段の前段に容量結合する結合電極兼用すれば、複雑な電極パターンを形成する

【0045】

【図面の簡単な説明】

【図1】第1の実施例に係るフィルタの分解斜視図である。

【図2】第1の実施例に係るフィルタの斜視図である。

【図3】図2における入出力電極6a、6bを通る垂直断面図である。

【図4】第1の実施例に係るフィルタの等価回路図である。

【図5】図4を変形した等価回路図である。

【図6】第1の実施例に係るフィルタの特性図である。

【図7】第2の実施例に係るフィルタの分解斜視図である。

【図8】第2の実施例に係るフィルタの斜視図である。

【図9】図8における信号入出力電極6aを通る垂直断面図である。

【図10】第2の実施例に係るフィルタの等価回路図である。

【図11】第3の実施例に係るフィルタの斜視図である。

【図12】図11における信号入出力電極6a、6bを通る垂直断面図である。

【図13】第4の実施例に係るフィルタの斜視図である。

【図14】第4の実施例に係るフィルタの等価回路図である。

【図15】第5の実施例に係るフィルタの斜視図である。

【図16】第5の実施例に係るフィルタの内導体と信号入出力電極との位置関係を示す概略平面図である

【図17】第6の実施例に係るフィルタの分解斜視図である。

【図18】第6の実施例に係るフィルタの斜視図である。

【図19】第6の実施例に係るフィルタの内導体と結合電極との位置関係を示す概略平面図である。

【図20】第6の実施例に係るフィルタの等価回路図である。

【図21】第6の実施例に係るフィルタの特性図である。

【図22】第7の実施例に係るフィルタの分解斜視図である。

【図23】第7の実施例に係るフィルタの斜視図である。

【図24】第7の実施例に係るフィルタの内導体と結合電極との位置関係を示す概略平面図である。

【図25】第8の実施例に係るフィルタの斜視図である。

【図26】従来の誘電体共振器の分解斜視図である。

【図27】従来の誘電体共振器の斜視図である。

【符号の説明】

1、2-誘電体基板

3a~3e-共振電極、内導体

4、5-アース電極

6a、6b-信号入出力電極


7-外導体

8a~8d-内導形成孔


9-結合電極

10a~10e-内導体形成孔


【図1】




【図2】




【図3】




【図4】




【図9】




【図5】




【図6】




【図7】




【図8】




【図12】




【図10】




【図11】




【図13】




【図16】




【図19】




【図24】




【図14】




【図15】




【図17】




【図18】




【図23】




【図20】




【図21】




【図22】



【図25】



【図27】



【図26】

